1989 准无源CMOS流水线D/A转换器 翻译(一)

dalina

-----本帖由eetop的dalina 翻译自FONG-JIMWANG的“AQuasi-Passive CMOS Pipeline D/A Converter”，未经许可不得转载-----

准无源CMOS流水线D/A转换器   -----FONG-JIM WANG、GABOR C. 和 SIMON LAW

摘要

描述了一种基于开关电容器技术的新型流水线数模转换器 (DAC) 配置。 n位D/A转换可以通过级联n+1个单位单元来实现。 电路的器件数量随着转换精度的提高而线性增加，而不是指数增加。 新的配置可以流水线化。 因此，可以提高转换速率而不需要更高的时钟速率。 实验性 10 位 DAC 原型采用 3-pm CMOS 工艺制造。 结果表明，无需特殊工艺或后处理修整即可实现高速、高精度和低功耗运行。

一、简介

如今，大多数 D/A 转换器使用电流源或电阻阵列作为 D/A 转换的基本组件 [1]-[4]。 这些电路的问题在于电路元件的数量随着输入位数的增加而呈指数增长。 结果是高精度 D/A 转换器需要大芯片面积和昂贵的后处理修整。 与电流源或电阻器阵列相比，电容器阵列更容易制造和匹配[5]-[7]。

基于电容器电荷重新分配的电路还具有低功耗。 然而，二进制加权电容器阵列所需的芯片面积也会随着转换精度的提高而呈指数增长。 由于容性负载较大，转换速度也较慢。

本文描述了一种新颖的流水线 D/A 转换器，它使用 n + 1 个等值电容器和 4n +2 个开关来进行 n 位转换。 它与 [8] 中描述的单级顺序转换器以及 [9] 中讨论的复制 DAC 相关。

该电路从最低有效位 (LSB) 开始运行，然后向最高有效位 (MSB) 运行。 最后一个电容器两端的电压是与输入数字字相对应的模拟电压。 与基于二进制加权电容器阵列的D/A转换器相比，新电路具有更小的芯片面积和更好的器件匹配精度。 采用流水线结构也提高了转换速度。

电路操作在第二部分中解释。 所提议电路中的非理想效应将在第三部分中讨论。 电路设计和布局策略在第四部分中描述。 最后，实验结果如第五部分所示。

二. 流水线 D/A 转换器

所提出的流水线D/A转换器中使用的基本电路块是从串行电荷再分配数模转换器修改而来的[8]。 串行电荷再分配D/A转换器可以在更小的芯片面积中实现。另一方面，转换速度较慢，因为完成n位D/A转换总共需要n个预充电步骤和n个重新分配步骤。

然而，通过级联n+1个这样的串行电荷重新分配D/A转换器并使用新的时钟方案，产生了流水线D/A转换器，其提高了转换速度，同时保留了串行电荷重新分配D/A转换器的优点 。 流水线D/A转换器的基本电路图如图1(a)所示。

                               
登录/注册后可看大图

这里，bik表示第k个采样字期间数字信号的第i位，b1k是LSB。 电路中的所有电容器都是相等的值。 此配置需要一个非重叠的三相时钟，如图 1(b) 所示。 以3位D/A转换的情况为例描述电路操作。 首先，在 phi1=1 期间，电容器 C1 被预充电，如果 b1k = 1，则通过闭合开关 Q11 预充电至参考电压 Vr；如果 bik = 0，则通过闭合开关 Q12 预充电至 0 V。