SDM 动态性能测试为何所加信号越大频谱泄露越明显？

行者五毛

问题：PGA+SDM动态性能测试，给PGA输入端加不同大小信号，随着信号越大，为何FFT结果出现明显的频谱泄露问题？请大神指明问题出在了哪里？

背景：PGA增益为32倍，PGA输入端加入峰值分别为15.34uV，43.75uV，290.6uV，868.75uV，8.687mV 50Hz的正弦波信号，取CIC后的数据做FFT分析。具体结果见下图，图右边的A为经PGA32倍放大后在ADC输入端见到的信号峰值大小。

0.868mV

290.6uV

43.75uV

15.34uV

8.678mV

                              

风也信子

加窗

行者五毛

风也信子 发表于 2023-8-25 17:43
加窗

加窗效果也不太好，不知道为什么小信号的时候不会出现频谱泄露问题

novaming

这是Malab仿的还是晶体管级仿真？

风也信子

行者五毛 发表于 2023-8-25 18:18
加窗效果也不太好，不知道为什么小信号的时候不会出现频谱泄露问题

1，测试最好带窗，考虑换窗试试

2，排除reference干扰
3，排除clock jitter干扰
换个输入信号频率试试

行者五毛

novaming 发表于 2023-8-25 20:26
这是Malab仿的还是晶体管级仿真？

这是芯片实测结果

nanke

改变输入频率变成500Hz，1kHz这种试一下，不要用50Hz，50Hz有工频干扰。你可以看一下输入接零或floating的频谱。另外音频fft图，x轴应该用对数，更直观。也可以看一下SDM之后CIC之前的频谱。

nanke

数据点太少了，既然是实测，不说几百万个，几十万是要有的。你这只有几千个。。。。离谱

esbwong

windowing side bands...

行者五毛

nanke 发表于 2023-8-28 09:48
改变输入频率变成500Hz，1kHz这种试一下，不要用50Hz，50Hz有工频干扰。你可以看一下输入接零或floating的 ...

测试过其他频率，依然会有此现象。输入接零时只有底噪谱比较平稳。