Bandgap和LDO混合结构的环路稳定性仿真问题

斜劈0623 · 发表于 2023-8-23 11:02:57

您需要登录才可以下载或查看，没有账号？注册

×

最近在仿真一个论文中的结构，如图所示。Q4：Q5=Q6

7=1:N,在R2上产生PTAT电流，再通过R1和Q1产生VREF。同时，VOUT和VREF的误差再通过混合结构放大。Q1和R1是射级跟随器，Q3 Q5 Q7构成一级放大。在仿真仿真环路稳定性时有点疑惑，应该从哪个节点断开。求大佬们解答，感谢大佬们回复！

xuwenwei · 发表于 2023-8-23 15:49:36

有论文吗，电路我看不太懂

斜劈0623 · 发表于 2023-8-23 15:56:24

xuwenwei 发表于 2023-8-23 15:49
有论文吗，电路我看不太懂

晚点我转成pdf上传，感谢回复！

xuwenwei · 发表于 2023-8-23 16:08:03

斜劈0623 发表于 2023-8-23 15:56
晚点我转成pdf上传，感谢回复！

好的,谢谢

请问这里bg产生的电压是哪个?
感觉不太像是VREF这个电压,这个VREF是VOUT通过电阻分压得到用于反馈的,类似LDO那种
然后这个VREF应该和bg产生的电压不管怎么放大来影响VOUT

wangjius · 发表于 2023-8-23 16:14:11

是这个吧

斜劈0623 · 发表于 2023-8-23 22:31:38

wangjius 发表于 2023-8-23 16:14
是这个吧

对，就是这篇

斜劈0623 · 发表于 2023-8-23 22:32:44

xuwenwei 发表于 2023-8-23 16:08
好的,谢谢

请问这里bg产生的电压是哪个?

原论文

斜劈0623 · 发表于 2023-8-23 22:37:33

xuwenwei 发表于 2023-8-23 16:08
好的,谢谢

请问这里bg产生的电压是哪个?

VREF通过R2的ptat电流和Q1的VBE产生，然后VOUT和VREF的差值又经过带隙产生路径，以及后面的推挽输出级，进行放大，最终输出VOUT。

xuwenwei · 发表于 2023-8-24 09:26:48

斜劈0623 发表于 2023-8-23 22:37
VREF通过R2的ptat电流和Q1的VBE产生，然后VOUT和VREF的差值又经过带隙产生路径，以及后面的推挽输出级， ...

如果这样的话,应该在Q1的B端断开来仿真吧,不过BJT我不太懂,这里B端也是有电流的,一般CMOS都是在没有电流的地方即高阻态断开的否则会有影响

斜劈0623 · 发表于 2023-8-24 11:14:24

xuwenwei 发表于 2023-8-24 09:26
如果这样的话,应该在Q1的B端断开来仿真吧,不过BJT我不太懂,这里B端也是有电流的,一般CMOS都是在没有电流 ...

直观上我也是在Q1的基极断开来仿真，但是相位裕度是从0开始，环路增益也很低

账号		自动登录	找回密码
密码			注册

[求助] Bandgap和LDO混合结构的环路稳定性仿真问题