在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 876|回复: 2

[求助] virtuoso中VERILOGIN-127警告问题。

[复制链接]
发表于 2023-8-21 10:37:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
WARNING (VERILOGIN-127) Rejecting library smic18,cell ANTENNA,view symbol for module ANTENNA,because pin VSS! is found in portOrder property but no corresponding terminal exists on the master.Ensure that the portOrder property is set correctly as per your design and import the file agin.

请问一下各位大佬,我在virtuoso中导入电路图,报了上面的这种警告,一般可以用什么办法解决呢?
发表于 2024-1-3 09:20:36 | 显示全部楼层
楼主请问你解决了吗? 我最近也遇到这样的问题。
发表于 2024-7-24 17:20:51 | 显示全部楼层
把原理图的VSS换成basic库里的vss symbol器件后,生成新的symbol
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 21:11 , Processed in 0.014319 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表