在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 846|回复: 1

[求助] sigma-delta DAC virtuoso和cadence波形不一样

[复制链接]
发表于 2023-8-17 14:56:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下前辈,有verilog用virtuoso能跑出波形,cadence跑不出virtuso波形的情况吗?就是同一个代码,同一个输入信号。


                               
登录/注册后可看大图

                               
登录/注册后可看大图
candence跑不出来是什么情况?
 楼主| 发表于 2023-8-17 14:57:31 | 显示全部楼层
会是因为verilog运算量大的原因吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:01 , Processed in 0.019075 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表