关于ADC的量化误差，第一次做12位SARADC，有效位只有6.5bit

Harold-HAN · 发表于 2023-8-7 09:59:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

12位单端SARADC的结构，输入端：栅压自举电路；参考端：R2RDAC；比较器：静态比较器；SAR逻辑：数字代码综合
采样频率是32.768kHz，输入信号频率位40Hz，采样周期6个周期+1个周期赋值

我想请教一下大佬们

1.采样出来的波形，为什么信号上升阶段的采样结果有明显的量化误差，而信号下降阶段却表现很均衡（或者说几乎没有，不太懂）？
2.有效位数只有6.5bit是否是由于上升阶段的量化误差导致的？
如果提问2是对的，那么在栅压自举输出波形是正确的情况下，那会是什么原因导致提问1的现象？
希望大家多多指教

Harold-HAN · 发表于 2023-8-7 10:06:57

补充图片信息

木桃桃 · 发表于 2023-8-7 10:31:23

先确定一下有没有missing code吧，然后你这个曲线不一定是有问题，你得放大一下看才能看出来，这个可能是显示问题，曲线可能没问题

Harold-HAN · 发表于 2023-8-7 10:42:17

木桃桃发表于 2023-8-7 10:31
先确定一下有没有missing code吧，然后你这个曲线不一定是有问题，你得放大一下看才能看出来，这个可能是显 ...

好的，谢谢，先附上放大后的图片，我确认一下code

wkp1992101 · 发表于 2023-8-7 14:20:02

那个台阶就是量化误差，很明显都有，但是不一样大（那是有丢码--译码错误或者是转换错误）。可以根据时钟,一拍一拍的观察各个结点的电压，看是否符合预期（前提是你得知道预期值）。直接看最后结果是不对的，就算对了，那也只是运气好罢了

Harold-HAN · 发表于 2023-8-7 14:30:16

Harold-HAN 发表于 2023-8-7 10:42
好的，谢谢，先附上放大后的图片，我确认一下code

问题找到了，是ADC后面接的理想DAC的问题，应该是我的trise，tfall没有设置好

Harold-HAN · 发表于 2023-8-7 14:31:10

wkp1992101 发表于 2023-8-7 14:20
那个台阶就是量化误差，很明显都有，但是不一样大（那是有丢码--译码错误或者是转换错误）。可以根据时钟, ...

好的，谢谢

Harold-HAN · 发表于 2023-8-7 14:49:38

Harold-HAN 发表于 2023-8-7 14:30
问题找到了，是ADC后面接的理想DAC的问题，应该是我的trise，tfall没有设置好 ...

感谢大佬指教，谢谢各位热心大佬

虽然12位的SAR，只做到了8位有效位

Harold-HAN · 发表于 2023-9-11 16:52:07

本帖最后由 Harold-HAN 于 2023-9-11 20:36 编辑

求助：目前需要ADC达到10bit的有效位，想请教一下接下来方向。DAC用的R2R结构，INL和DNL小于0.5LSB，但是测量了DAC输出值和理想值的差距，最大会差5个LSB。比较器用的静态比较器，测过蒙卡，失调电压大概4mV，逻辑单元用的数字模块。之前没有仿过蒙卡，失调电压太高了，远远超出最小分辨率的电压值。

Harold-HAN · 发表于 2023-12-29 10:52:51

主要是因为没有理解ENOB，输入信号幅度为达到DAC的满量程幅度，导致信号的功率比较低

[求助] 关于ADC的量化误差，第一次做12位SARADC，有效位只有6.5bit

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2