SOI工艺，GCNMOS和diode并联做ESD，负TLP存在snap back现象

晴雪飞滩 · 发表于 2023-8-3 10:28:07

您需要登录才可以下载或查看，没有账号？注册

x

如题，SOI工艺，VDD和GND之间用GCNMOS和diode并联做ESD，打VDD和GND之间的负TLP的时候存在snap back现象，有没有哪位大神遇到过啊？

522526tl · 发表于 2023-8-3 11:27:23

是不是因为画法问题，导致Cgs寄生更小，未发生NMOS导通，寄生BJT导通了

[求助] SOI工艺，GCNMOS和diode并联做ESD，负TLP存在snap back现象