Export CDL如何设置抽取出来的仿真电阻res器件两端的net short

chunnuan0

我只清楚过LVS验证时，将仿真电阻res认成short的两种方法：

①修改LVS rule ，或者加一句话 LVS FILTER
②修改电路内相关期间为ignore

目前的需求和问题是，不经过LVS rule，只在进行Export CDL时，就将res仿真电阻两端short起来，两端的net写成同一根
尝试了ignore不能实现，ignore仅能实现过滤掉res，res两端的bet信息，仍旧不是同一根net

843071455

将我文件内的内容放到home目录下的.simrc文件中，要是你home目录没有这个文件可以把这个文件直接重命名为.simrc即可解决你的问题。

liwenkuill

修改cdl，CONNECT电阻两端的signal

chunnuan0

liwenkuill 发表于 2023-8-2 09:14
修改cdl，CONNECT电阻两端的signal

感谢回复，这是个方法，但是纯人工，太费力气，而且我不只在一层hire里面使用了一处，就是很多次及结构中都有，有很多处，想找到一个用脚本或者指令一键操作的方法。

chunnuan0

liwenkuill 发表于 2023-8-2 09:14
修改cdl，CONNECT电阻两端的signal

另外，请问一下，您说的这个 CONNECT电阻两端的signal 是可以在cdl中加一句话之后，解决所有的res两端连接吗？

chunnuan0

自己顶一顶

chunnuan0

之前网友给的图片，这个方法，不加ignore只加short那句 可以解决底层的问题，但是缺点是需要一层一层去修改电路，是否有更科学的方法解决这个问题。

chunnuan0

感谢大佬，方法好用！