亚采样锁相环采样电压不一致的问题

a18209284592 · 发表于 2023-8-1 16:19:33

本帖最后由 a18209284592 于 2023-8-1 16:21 编辑

大佬们，最近做了一个亚采样锁相环，VCO输出的两相完全相反的时钟，接了两个完全相同的BUFFER，一个信号直接接回了SSPD进行采样，另一个信号是既输出到了分频器，又接回了SSPD，但是这样一做，就导致SSPD采样出来的电压，有些不太一样，两个信号就不是完全反相的了，锁定之后，两个采样的信号就会差个20mv左右，就导致最后控制电压的纹波有个3mv左右，我觉得是负载不一样的问题导致的，不知道有没有大佬遇到过这种情况，是如何解决的呢？

绿色的那个采样电压就是接了分频器的那个信号采出来的电压，放大看其实他的整体摆幅也会略小于黄色的那个采样电压

这张图是第一个BUFFER之后的VCO的输出，感觉相位是完全相反的，没啥问题

第二级BUFFER之后的输出，红色的这个是接了分频器的信号，这个时候，相位就变了

最后锁定，纹波有个3mv

LoktikVJ · 发表于 2023-8-1 17:46:57

problem in DC blocking caps? slightly different initial conditions lead to DC blocking caps offset voltage and cross-point offset. are you using pseudo-differential buffer?

a18209284592 · 发表于 2023-8-2 09:39:41

LoktikVJ 发表于 2023-8-1 17:46
problem in DC blocking caps? slightly different initial conditions lead to DC blocking caps offset v ...

没用伪差分，我用的第二级buffer就是几个反相器串联组成的，两路信号用的一模一样，您说的这个DC blocking caps,我也不是很懂，有什么好的解决办法吗，或者参考文献之类的

LoktikVJ · 发表于 2023-8-2 17:09:55

https://arxiv.org/ftp/arxiv/papers/2009/2009.07130.pdf
Figure5 cml buffer or 6 for inverters chain

zhangzhichaoA · 发表于 2023-8-8 14:14:52

应该是SSCP的电流失配引起的，两个同样的采样电压下，SSCP的充/放电流是不一样的，锁定后，就会使得采样电压之间存在差别

a18209284592 · 发表于 2023-8-8 15:09:36

zhangzhichaoA 发表于 2023-8-8 14:14
应该是SSCP的电流失配引起的，两个同样的采样电压下，SSCP的充/放电流是不一样的，锁定后，就会使得采样电 ...

SSCP失配

我感觉失配也不是很大呀，我把锁定电压控制在0.6V左右，看图上失配，大概只有100nA左右，0.2%左右吧

yugi99 · 发表于 2024-1-15 14:15:12

和你遇到了一样的问题，楼主有解决吗

a18209284592 · 发表于 2024-1-16 15:09:28

yugi99 发表于 2024-1-15 14:15
和你遇到了一样的问题，楼主有解决吗

想了想就是负载不一样的问题
所以换了多相输出，两路专门接到了SSPD上，第三路接这个分频器的反馈路径，这样的话采样信号确实就反相了，纹波变小了些

yugi99 · 发表于 2024-1-18 17:01:43

a18209284592 发表于 2024-1-16 15:09
想了想就是负载不一样的问题
所以换了多相输出，两路专门接到了SSPD上，第三路接这个分频器的反馈路径，这 ...

嗯嗯，感谢楼主回复，我也是这样做的

[求助] 亚采样锁相环采样电压不一致的问题