在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 701|回复: 3

[讨论] 基于TSMC65N,我用1.2V的mos管作mos电容对运放做密勒补偿电容为什么会影响低频增益?

[复制链接]
发表于 2023-7-22 16:18:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一个二级运放,我在第二级输出加了一个mim电容和mos电容并联的电容负载,在第二级输出和第二级输入加了(即D、G)一个mim电容和mos电容并联的电容,然后串联调零电阻,结构大致是这样。
问题:因为整个电路是1.2V域的,因此我做mos电容用的mos管也是1.2V的管子,但是我用了之后仿真发现环路增益下降了大概20-30dB。这肯定不行。后来换了1.8V的mos管做电容发现不会影响环路增益。
这是为什么?虽然电路做好了,但是一直有这个疑惑,我用的是TSMCN65的工艺库,想问问为什么1.2V的管子会出现这种问题?


发表于 2023-7-22 19:17:45 | 显示全部楼层
leakage
 楼主| 发表于 2023-7-22 23:06:32 | 显示全部楼层


1.2V的管子leakage的原因是什么?烦请大佬解答一下,感谢

发表于 2023-7-24 09:43:48 | 显示全部楼层
65的core管应该是1.2V吧。Core管leakge一直都比较大。你要不用length最大的core管,要么保险就是IO管。但是正常来说core管leakage直接影响到了你环路增益的情况我碰的比较少,你是不是gate上加了很大的滤波电阻去noise。导致这个leakage被放大了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 14:04 , Processed in 0.026465 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表