为什么负输入端用VM表示，而不是VN呢

模拟电路入门者 · 发表于 2023-7-21 11:20:38

您需要登录才可以下载或查看，没有账号？注册

×

为什么负输入端用VM表示，而不是VN呢，我猜测是为了看的更清楚，对吗

Nagisama123 · 发表于 2023-7-21 14:52:34

因为用的多的vip和vim，vin就搞不懂是Vin还是Vin N了

acging · 发表于 2023-7-21 16:46:07

楼上正解，有的工程师也爱用vinp,vinn

模拟电路入门者 · 发表于 2023-7-24 09:06:01

Nagisama123 发表于 2023-7-21 14:52
因为用的多的vip和vim，vin就搞不懂是Vin还是Vin N了

明白了，谢谢您的解答。

傒苏 · 发表于 2023-8-14 10:40:53

楼主观察很细致，想来是一个非常细心的人

账号		自动登录	找回密码
密码			注册

[求助] 为什么负输入端用VM表示，而不是VN呢