版图设计中PAD的使用

Chou1874 · 发表于 2023-8-9 09:58:47

李幕白发表于 2023-7-27 09:39
关于封装需求大佬有什么更多的信息给出么？
外面经常偷的这个外面指的是design house么?
封装需求的话不 ...

流片之前需要输出PAD坐标和尺寸，封装那边来评估打线可靠性，包括焊盘大小，厚度以及打线的线宽和材质

李幕白 · 发表于 2023-8-9 10:10:35

Chou1874 发表于 2023-8-9 09:58
流片之前需要输出PAD坐标和尺寸，封装那边来评估打线可靠性，包括焊盘大小，厚度以及打线的线宽和材质
...

学习学习

benjude · 发表于 2023-8-9 16:17:45

想问下大家用的都是bounding pad吗

esbwong · 发表于 2023-8-10 10:05:46

打线 wire bonding pad: 大小 (e.g. 0.8mil wire -> 57x57um)，厚度 (top metal) 以及打线线宽 (e.g. 0.8mil, 1mil) 和材质 (copper vs gold)
RDL pad: 封装 RDL rules...

Rhys · 发表于 2023-9-9 00:46:28

andyfan · 发表于 2023-10-7 14:51:46

李幕白发表于 2023-7-20 13:26
受限于笔者的眼光，冒昧问一句，业内有成套的IO是不属于工厂，而是其他design house出品的IP么？ ...

有很多啊，尤其是高速IO，比如DDR的，LVDS类的；标准的GPIO比较少，主要是不赚钱，因为FAB都是免费的，但也不是没有，我见过有第三方给FAB做的GPIO。

至于PAD和IO是分开的，你做BONDING还是FLIP CHIP，用的GPIO可以是一套，但是PAD是完全不同的方式和形状。但PAD做成什么样子，这个很看FAB的能力，TSMC封装都是有专门的设计规则的，描述的很详细，其他FAB就看运气了，有的很可以，虽然和T没法比。有的什么都没有，还一问三不知。

xxd2000li · 发表于 2023-10-13 15:55:01

FAB有时候也会用第三方的IO

李幕白 · 发表于 2023-10-16 15:42:50

andyfan 发表于 2023-10-7 14:51
有很多啊，尤其是高速IO，比如DDR的，LVDS类的；标准的GPIO比较少，主要是不赚钱，因为FAB都是免费的，但 ...

讲的很详细！牛。做笔记了！！！

Candydarte · 发表于 2023-11-8 03:07:47

kkkkkkkk

伪界 · 发表于 2023-11-14 14:20:10

学习一下

[调查] 版图设计中PAD的使用

站长推荐 /2