数字版图LVS不过[已解决]

lxm001 · 发表于 2023-7-12 16:55:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 lxm001 于 2023-7-17 16:13 编辑

用ICC创建的create_fp_virtual_pad, 然后手动再virtuoso里加了VDD VSS 的label， port不报错，但是很多net不对，求遇到相同问题的指点

登录/注册后可看大图

maomao198477 · 发表于 2023-7-12 17:02:32

版图是没有VDD label 吧？

lxm001 · 发表于 2023-7-12 17:11:39

maomao198477 发表于 2023-7-12 17:02
版图是没有VDD label 吧？

是的，我在layout 里手动添加的

maomao198477 · 发表于 2023-7-12 17:23:58

lxm001 发表于 2023-7-12 17:11
是的，我在layout 里手动添加的

感觉你用的层不对吧不然咋显示没有任何连接呢

lxm001 · 发表于 2023-7-12 17:31:28

maomao198477 发表于 2023-7-12 17:23
感觉你用的层不对吧不然咋显示没有任何连接呢

icc 检查了一下，插入FILLCAP 后有VSS OPEN ,

zero_0 · 发表于 2023-7-13 18:12:37

lxm001 发表于 2023-7-12 17:31
icc 检查了一下，插入FILLCAP 后有VSS OPEN ,

插完derive_pg_connection

lxm001 · 发表于 2023-7-13 21:25:00

zero_0 发表于 2023-7-13 18:12
插完derive_pg_connection

连接也连不上，lvs显示open,

登录/注册后可看大图

lxm001 · 发表于 2023-7-17 16:14:58

问题已经找到了，搞了很久，问了大神才知道怎么做需要给每电源网格上插入tapcell，add_tap_cell_array -master_cell_name {FILLTIEHS} -distance 50 -offset 50 \ # -pattern stagger_every_other_row -respect_keepout

[求助] 数字版图LVS不过[已解决]

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1