[解决] SV clocking采样的问题

楼主| 发表于 2023-7-17 20:32:34 | 显示全部楼层

参考这个大佬的帖子
https://blog.csdn.net/Holden_Liu/article/details/115397367
找到原因了，是vif.drv_clk与vif.pclk混用的原因
自己对采样这块的理解还不到位，我得花时间再深入理解一下
谢谢各位！

回复支持反对

12 / 2 页

GMT+8, 2025-8-7 02:34 , Processed in 0.009669 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册

站长推荐 /1