在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 823|回复: 4

[求助] 关于连到PAD的MOS管的space问题

[复制链接]
发表于 2023-7-7 11:15:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
design manual里有这么两条ESD rule,很是费解

一是连到相同PAD的相同类型的(譬如都是NMOS)不同MOS管需要隔离一定的space(2um)
二是连到不同PAD的相同类型的(譬如都是NMOS)不同MOS管也需要隔离一定的space(1.2um)
请路过的大侠们帮忙看看呢,多谢!!
发表于 2023-7-9 16:19:26 | 显示全部楼层
防止Latch up发生的rule
发表于 2023-7-10 10:56:39 | 显示全部楼层
也不全是基于latchup考虑。两个管子靠的太近,在ESD测试的时候有可能两个管子的寄生NPN/PNP有可能打开导致失效。估计还有耐压或者隔离方面的一些考虑,得结合工艺和器件结构一起看。
 楼主| 发表于 2023-8-24 17:04:11 | 显示全部楼层
是的,后来也咨询了其它同事,这里应该主要是基于ESD方面的考虑。
 楼主| 发表于 2023-8-24 17:05:56 | 显示全部楼层


fei_SH 发表于 2023-7-10 10:56
也不全是基于latchup考虑。两个管子靠的太近,在ESD测试的时候有可能两个管子的寄生NPN/PNP有可能打开导致 ...


是的,兄台说的有道理!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 12:07 , Processed in 0.015506 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表