有没有什么方法让上层的器件和底层的器件通过net自动对应

zengbiao · 发表于 2023-6-29 09:39:07

我这层包含了一个逻辑的输出CELL，有很多个输出的pin口，每个pin口需要连接到一个电阻cell的一端，另一端需要生成pin，有没有什么方法能够让这个电阻cell通过这个net连接关系，快速的进行一个对齐或者布局

zengbiao · 发表于 2023-6-29 09:41:05

这是图片

XXHHJJ · 发表于 2023-6-29 10:39:19

没太看懂意思，电阻cell是同一个cell复用的吗？

xuhao · 发表于 2023-6-29 10:56:42

彪仔，难道不会用clone？

zengbiao · 发表于 2023-6-29 11:06:13

xuhao 发表于 2023-6-29 10:56
彪仔，难道不会用clone？

哈哈哈徐哥这个是下边的cell是固定死了就出了个pin clone好像不行啊

zengbiao · 发表于 2023-6-29 11:13:30

XXHHJJ 发表于 2023-6-29 10:39
没太看懂意思，电阻cell是同一个cell复用的吗？

不是下边的logic是一个大的是由不同的logic组成的，出了很多个pin口，上边的电阻是同一个cell复用，一端接下边，一端出PIN

xuhao · 发表于 2023-6-29 11:20:56

zengbiao 发表于 2023-6-29 11:06
哈哈哈徐哥这个是下边的cell是固定死了就出了个pin clone好像不行啊

如果连线是bus，那么可以通过device name进行sort，或者xl生成的时候使用as in schematic方式布局

zengbiao · 发表于 2023-6-29 12:07:27

xuhao 发表于 2023-6-29 11:20
如果连线是bus，那么可以通过device name进行sort，或者xl生成的时候使用as in schematic方式布局
...

as in schematic 这个选项在哪里啊

徐哥

xuhao · 发表于 2023-6-29 12:14:28

zengbiao 发表于 2023-6-29 12:07
as in schematic 这个选项在哪里啊徐哥

你把电阻删掉，然后重新生成，默认的就是as in schematic，一般会按照顺序分成好几排，然后你都手动改成一排应该就能都对应上。

ljh065216 · 发表于 2023-6-29 12:30:25

zengbiao 发表于 2023-6-29 12:07
as in schematic 这个选项在哪里啊徐哥

原理图是排列好的话，那place as schematic 也可以大致排下，再微调；感觉还是不够一步到位，脚本的话有思路但还没写过

[原创] 有没有什么方法让上层的器件和底层的器件通过net自动对应