WPE&STI对版图的影响

andyfan

   

大江南北 发表于 2023-6-30 16:44
另外LOD主要是STRESS的影响，同样的拉大面积，对N、P的趋势是相反的（我指的是VT和IDSAT的变化趋势）

简单说，就是STI是在硅表面挖的坑，然后填入隔离介质，哪填入的介质成分和硅构成必然不一样，原子结构，各种膨胀系数都不一样，哪就会对硅产生应力。
LOD，length of OD,基本就是OD放的越大，哪这个应力对OD中间的沟道影响就越小，但这个应力的减小对N/P的管子的变化趋势是相反的。看贴图。

krr

   

andyfan 发表于 2023-6-30 20:54
简单说，就是STI是在硅表面挖的坑，然后填入隔离介质，哪填入的介质成分和硅构成必然不一样，原子结构 ...

1、我按照您说的，把LOD、WPE、OSE、PSE这些开关打开后，调整这些参数吗，还是怎么做呀?

大江南北

   

andyfan 发表于 2023-6-30 20:54
简单说，就是STI是在硅表面挖的坑，然后填入隔离介质，哪填入的介质成分和硅构成必然不一样，原子结构 ...

应力减小，PMOS 和 NMOS的趋势相反

意思是应力减小，如果NMOS的VT及 IDSAT变大，那么PMOS的VT 及IDSAT变小？



对PMOS ,NMOS的前后仿真怎样对齐呢？

Cayre

最近刚解决这个问题，除了上述所提到的消除STI,WPE的几个办法外。后仿与前仿的差异较大可能是SA  ,SB  的值后仿提取网表中为SD合并后的，而前仿网表中的是预估值。这个差异可能是问题所在，可以通过前端改一下网表再后仿，对比一下看看。

大雄鸣人

好贴