在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 742|回复: 2

#tinyriscv _master级在linux系统下的vcs+Verdi的联合仿真

[复制链接]
发表于 2023-6-20 11:09:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在不同文件夹进行仿真的时候是没有找到宏定义的文件夹,就把所有的.v文件都放在同一个文件夹里面了,同时对一些文件的路径和tb.v文件一些代码进行了修改,以适合vcs+Verdi环境的联合仿真。instdata.txt文件是在原作者所提及的iverilog+gtkwave环境下进行仿真后从生成的文件中提取出来的data。
(文本长度有限制,看能把生成的网表图发表在评论区)





tinyriscv_master.rar

107.54 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2023-6-20 11:23:03 | 显示全部楼层
[url=链接:https://pan.baidu.com/s/1tEUXA89Y2m3mO08mIrqslA?pwd=74oo  提取码:74oo]电路网表图[/url]
 楼主| 发表于 2023-7-18 15:49:54 | 显示全部楼层
将tinyrsicv_soc_tb.v文件中的499行中“memory”改为“tinyriscv_soc_top_0.u_rom._rom”,波形就可以正常显示出来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-15 14:41 , Processed in 0.020443 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表