在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3403|回复: 2

[讨论] LDO性能讨论(关于过低的环路增益带来的影响)

[复制链接]
发表于 2023-6-17 11:06:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ol0930 于 2023-6-17 11:49 编辑

RT,现在在做一个NMOS功率管的LDO,EA+PMOS Source Follower+NMOS Source Follower的结构,EA是折叠式共源共栅。

某些case下NMOS功率管进入线性区,NMOS Source Follower对应的增益估算-25dB, 然后整个LDO的环路增益只剩下19dB。


按照常规的理解,较低的环路增益会导致LDO的负载调整率\线性调整率变差,同时增益误差变大。

问题(1):对比相同负载下,功率管都进入线性区的PMOS功率管和NMOS功率管的LDO(如下表)
PMOS功率管LDONMOS功率管LDO
开环输出阻抗(重载) rds(1/gm)||rds
闭环输出阻抗(重载) rds/(1+ALG)((1/gm)||rds)/(1+ALG)


考虑到1/gm要比rds低至少一个数量级,那么可不可以这样理解:如果PMOS功率管LDO在重载下的环路增益是60dB,要达到相同的负载调整率,对应NMOS功率管LDO在重载下的环路增益仅需要40dB??


问题(2):当LDO环路增益只剩下19dB的时候,仿真就可以看出来线性调整率和电源抑制变差,但是“增益误差变差”这个可以通过什么仿真去对比确定呢?


问题(3):除了上面提及的负载调整率、线性调整率、电源抑制、过低的环路增益还会影响LDO的什么性能?
发表于 2023-6-17 11:22:16 | 显示全部楼层
楼主,nmos做source follow时,输出电阻是1/gm并联rout(线性区rout和rdson基本相等),当source follolw的的增益从0dB退化到-25dB时,rdson应该远小于1/gm才是合理的。
否则源跟随器的增益不会掉那么多,是吧?


 楼主| 发表于 2023-6-17 11:41:22 | 显示全部楼层
本帖最后由 ol0930 于 2023-6-17 11:44 编辑


hebut_wolf 发表于 2023-6-17 11:22
楼主,nmos做source follow时,输出电阻是1/gm并联rout(线性区rout和rdson基本相等),当source follolw的 ...


你说得对。
1/gm比rdson大了至少一个数量级,导致nmos的本征增益小于0.1,对应nmos source follower的增益相比正常情况下衰减了许多。


问题已经将输出阻抗从1/gm修改为(1/gm)||rds,感谢提醒。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 04:19 , Processed in 0.015861 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表