SAR ADC中的电容阵列仿真

Best_cabbage

小弟目前在做一个SAR ADC，在电容阵列这里想对电容DAC做一些全码的INL和DNL仿真，求教一下这个仿真该怎么进行仿真。

Cx_1221

先按上面的设置设置好，我这个是9bit的DAC，所以DAC的输入理论上是从0~511，按照实际DAC选择

                               
登录/注册后可看大图

使用calculator里面自带的公式计算INL；如上所设置；其中VDAC为DAC的输出；
注意：DAC的输入我使用verilog写了一个简单的10bit的adc，所以直接写的0~511；

                               
登录/注册后可看大图

具体代码如下：

                               
登录/注册后可看大图

major948

可以试一下写个verilogA模块，控制DAC输入从全0到全1，每次改变完等电容电压稳定就记录DAC阵列的输出，然后放到matlab里面直接分析INL/DNL特性

Best_cabbage

major948 发表于 2023-6-7 12:45
可以试一下写个verilogA模块，控制DAC输入从全0到全1，每次改变完等电容电压稳定就记录DAC阵列的输出，然后 ...

SAR ADC中的电容阵列就是一个DAC，我想验证一下这个DAC的INL和DNL，你这个方法实现不了啊

major948

Best_cabbage 发表于 2023-6-8 09:48
SAR ADC中的电容阵列就是一个DAC，我想验证一下这个DAC的INL和DNL，你这个方法实现不了啊 ...

验证INL和DNL就是看你每个码的码宽嘛，比如说你先给个000，输出是V1，然后给个001，输出是V2，从000到001的码宽就是V2-V1了，然后再这样依次记录下来，就可以得到INL和DNL特性了，可以在cadence里面记录下来这些V1、V2、V3...然后放到matlab里面求DNL/INL。DAC的DNL/INL比ADC的好测多了，只需要改变输入的码值就可以了。

Best_cabbage

major948 发表于 2023-6-8 12:20
验证INL和DNL就是看你每个码的码宽嘛，比如说你先给个000，输出是V1，然后给个001，输出是V2，从000到001 ...

我得到了阶梯的波形之后，可以直接用cadence中自带的函数去算INL和DNL么？这个参数怎么设置啊？

                               
登录/注册后可看大图

wente

放个理想的DAC，放个实际的DAC，把两个输出结果相减得到的曲线在归一化一下

lori-luoli

你好，我目前也在做SAR ADC这里，请问这个开关的控制怎么弄呀，第一次做不太明白

cbdubvld

你好，想请问一下Verilog A实现全0到全1是怎么实现的么

Cx_1221

                               
登录/注册后可看大图