Logic CMOS工艺中CT工艺是S D Gate都连出来么

半导体小哥哥 · 发表于 2023-6-6 15:58:30

您需要登录才可以下载或查看，没有账号？注册

x

哈喽，各位，小弟是半导体工艺工程师，但是对于其中一些细节还有些不太理解。想请问一下各位在Logic工艺中，CT是S D Gate都连出来的么

登录/注册后可看大图

PN_Allen · 发表于 2023-6-7 17:59:52

一般都要连，连出来加电。当然有些设计会floating，也就不用接CT

[求助] Logic CMOS工艺中CT工艺是S D Gate都连出来么