在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1853|回复: 4

[求助] 带隙基准出现过冲

[复制链接]
发表于 2023-5-29 11:04:41 | 显示全部楼层 |阅读模式
100资产

guo.png
电路结构和瞬态仿真波形如图,带隙输出存在一个很大的过冲,请问各位大佬为什么会产生过冲,怎么解决?

发表于 2023-5-29 11:18:59 | 显示全部楼层
怎么能把带隙做成这样的,过充到电源1ms都恢复不了
发表于 2023-5-29 13:49:32 | 显示全部楼层
很明显,这是一个低功耗BG,由于电源上电时启动过程导致运放输出点初始值高,各电流镜支路电流偏大。导致VREF节点输出电压高(VBE1+I*R2),R207支路电亚偏高(VBE2+I*R1)。改低功耗运放增益比较低,电荷泄放缓慢。根本解决方法应该是,通过使能电路或者启动电路防止运放输出节点一开始过高的情况出现。
 楼主| 发表于 2023-5-29 14:28:53 | 显示全部楼层


wkp1992101 发表于 2023-5-29 13:49
很明显,这是一个低功耗BG,由于电源上电时启动过程导致运放输出点初始值高,各电流镜支路电流偏大。导致VR ...


bg.png 感谢您的回答,我对比了仿真结果,问题原因确实和您分析的一样。图中电源上电10us,40us后使能,但是电路要使能后启动电路才能完成启动。请问应该怎么调整使能电路或者启动电路?
发表于 2023-5-29 16:37:09 | 显示全部楼层
把启动电路做弱一些。启动电路过弱没办法正常启动,太强可能就会出现输出过充
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:25 , Processed in 0.018105 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表