在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1682|回复: 6

[求助] 关于开关在导通过程中的电流毛刺该怎么解决

[复制链接]
发表于 2023-5-21 21:33:03 | 显示全部楼层 |阅读模式
20资产
请问我这个偏置输出采用cascode,上下都是5uA,中间两个采用传输门,BG和BG_L是两个互为相反的信号,为什么这个输出的电流在开关转换过程中会有毛刺出现,我应该如何做去减少这个毛刺的产生?

dianliu.png
dainliumaoci.png
发表于 2023-5-22 00:13:58 | 显示全部楼层
gate control overlapping?
 楼主| 发表于 2023-5-22 09:52:15 | 显示全部楼层


esbwong 发表于 2023-5-22 00:13
gate control overlapping?


开关控制重叠?这个BG由BG_L通过反相器得到的,我没明白你的意思,说说兄弟的见解

发表于 2023-5-22 12:59:21 | 显示全部楼层
both switches may be on due to rise/fall times of clocks?
发表于 2023-5-22 14:37:56 | 显示全部楼层
电流的毛刺是vgs变化带来的还是vds呢
 楼主| 发表于 2023-5-23 10:10:37 | 显示全部楼层


子车天纵 发表于 2023-5-22 14:37
电流的毛刺是vgs变化带来的还是vds呢


电流的毛刺是由Vds产生的,因为Vgs由前面的电路偏置的,是不变的,按理说Vds变化应该不会影响电流,因为这是cascode,不会影响共源管的漏电位
发表于 2023-5-24 11:24:02 | 显示全部楼层
两个开关存在短时间的同时导通或关断导致的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:24 , Processed in 0.023068 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表