在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2105|回复: 6

[求助] LVS报假错如何debug

[复制链接]
发表于 2023-5-19 15:28:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在一个模块的top LVS时,报错指向ESD中的某一极二极管,说他尺寸错误,但是这个尺寸的偏差比较小,也检查过layout并没有存在这个问题,请大佬赐教这种疑似假错的lvs结果应该如何debug。
_cgi-bin_mmwebwx-bin_webwxgetmsgimg__&MsgID=6439701163304686776&skey=@crypt_a303.jpg
发表于 2023-5-19 15:44:27 | 显示全部楼层
这种接法dio的数量不是一个吧,查查一定有dio的size电路和版图不一致,所以影响到了总size。
 楼主| 发表于 2023-5-19 16:09:48 | 显示全部楼层


pretty_hh 发表于 2023-5-19 15:44
这种接法dio的数量不是一个吧,查查一定有dio的size电路和版图不一致,所以影响到了总size。 ...


对,相同的dio数量有多个,如果是这种情况的话,报错的layout size和sch size的差距应该是单个dio 的size尺寸的整数倍才对耶,但实际结果并没有倍数差距关系,所以在怀疑是不是别的引起的假错。
发表于 2023-5-19 16:29:43 | 显示全部楼层
没有遇到过lvs假错的说法 有可能是什么层次影响到了面积的判断 建议跑一下drc确认一下 如果都查出来没问题的话 可以修改lvs规则文件里面的VARIABLE dio_err的数值 单位应该是千分之一
发表于 2023-5-19 16:30:19 | 显示全部楼层
有没有可能是 diode 识别层盖到了 其他地方的 DIFF 上
发表于 2023-5-19 16:35:40 | 显示全部楼层
匹配单元跑的?
发表于 2023-5-19 19:53:47 | 显示全部楼层
可以检查一下diode的各个layer,或者是其他dummy layer短路?
其实对于diode这种ESD保护器件来说,这点误差其实是可以忽略不记,可在lvs file中设置精度即可过验证
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:12 , Processed in 0.023790 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表