D触发器的电路设计问题

高云和睦 · 发表于 2023-5-9 17:13:25

本帖最后由高云和睦于 2023-5-9 17:14 编辑

我现在在用Cadence做DFF的电路设计，从网上抄了一个电路下来，但是输出的波形好像不是按照D触发器来的，能帮我看看吗，感谢各位大佬

登录/注册后可看大图

asey2689 · 发表于 2023-5-9 17:13:26

你这里的CK和CP是一样的，统一label。要么都写CK，要么在clk输入label上CP。还有第一个锁存那里换成CPN。

billgolden · 发表于 2023-5-9 20:16:56

1，cp改为ck(应该是你手误打错了)2，第一级下面的传输门的ck和cpk交换一下

[求助] D触发器的电路设计问题