D触发器的电路设计问题

高云和睦 · 发表于 2023-5-9 17:13:25

本帖最后由高云和睦于 2023-5-9 17:14 编辑

我现在在用Cadence做DFF的电路设计，从网上抄了一个电路下来，但是输出的波形好像不是按照D触发器来的，能帮我看看吗，感谢各位大佬

登录/注册后可看大图

asey2689 · 发表于 2023-5-9 17:13:26

你这里的CK和CP是一样的，统一label。要么都写CK，要么在clk输入label上CP。还有第一个锁存那里换成CPN。

billgolden · 发表于 2023-5-9 20:16:56

1，cp改为ck(应该是你手误打错了)2，第一级下面的传输门的ck和cpk交换一下


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] D触发器的电路设计问题