SAR ADC冗余码的转换

y_potato

C.C. Liu这篇文章 "A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation"，采用的冗余结构如下图所示。思路应该还是使后面所有位的权重和大于当前位的权重，但没理解到作者说的DEC模块，也就是如何将13bit冗余码转换为10bit二进制码，转换过程如图二。个人理解不是只要将每一位对应的权重加起来，最后转换为二进制即可吗，为什么作者有-73这个offset？
[size=13.3333px]还有个问题是，为什么作者说输入信号幅度也减小为Vref*(C1to9/Ctotal)了呢？
[size=13.3333px]麻烦各位大佬解答

                               
登录/注册后可看大图

图一

                               
登录/注册后可看大图

图二

xuwenwei

最近也在学这个ADC，新人问个问题，如下图所示的二进制冗余设计，把冗余位放在了B3，这样不管B2错不错，Dout都一样，我尝试了一下将冗余位放在B2，推导出来每个步骤都解对的情况下，Dout=3，是不是说明冗余位只能在B3，这个有什么规则吗？

y_potato

xuwenwei 发表于 2023-5-6 16:36
最近也在学这个ADC，新人问个问题，如下图所示的二进制冗余设计，把冗余位放在了B3，这样不管B2错不错，Dou ...

不对，你的设计对应冗余位应该shift 2格，输出应该是01010=4+2-2=4

xuwenwei

y_potato 发表于 2023-5-8 21:18
不对，你的设计对应冗余位应该shift 2格，输出应该是01010=4+2-2=4

论文里说移动一个LSB啊，难道对不同的位置LSB的数目要跟随变化

y_potato

xuwenwei 发表于 2023-5-9 09:21
论文里说移动一个LSB啊，难道对不同的位置LSB的数目要跟随变化

是不同的，和权重相关

xuwenwei

y_potato 发表于 2023-5-9 09:27
是不同的，和权重相关

好的，谢谢回复，这块论文中没有太多的理论推导，只有举例，所以不明所以，大神有相关的理论论文吗？为什么中间加一级就可以无视前面一级的错误呢？

如果这个能够理解的话，应该可以解释为什么会多出-73的权重的吧


我想了想，冗余是不是意思就是让转换曲线有重合的地方，所以最终你需要减去73的数才能和没有冗余设计的一样

chasefeng

这个计算方法 加法器不会溢出吗？求教

chasefeng

输入信号摆幅降低我的理解是：
因为原本DOUT是比转成二进制的DOUT（2）可以表示的码比较多，所以实际上经过DAC输出DOUT（2）*VREF/CTOTAL可以表示的电压大小比DOUT*VREF/CTOTAL要小，所以输入摆幅要小一点才行。因为这里的CTOTAL是比不加冗余时候的大，所以要DAC输出VREF相对于DOUT全1，但是DOUT（2）全1的时候不能输出VREF
简单理解说DOUT全1的时候DOUT（2）无法表示出来，不知道我的理解对不对

SEU_Bear

xuwenwei 发表于 2023-5-6 16:36
最近也在学这个ADC，新人问个问题，如下图所示的二进制冗余设计，把冗余位放在了B3，这样不管B2错不错，Dou ...

新人请教下，这里的B3c-0.5是什么含义，怎么确定是减0.5？