VTC/TDC based 4X interleaved 3.8Gs/s 7b SAR ADC

kuxuanxinzai

A_VTC_TDC-Assisted_4_Interleaved_3.8_GS_s_7b_6.0_mW_SAR_ADC_With_13_GHz_ERBW.pdf (3.93 MB, 下载次数: 118 )

2023-4-30 07:22 上传

点击文件名下载附件

好文章值得分享，分享的过程也是一个督促自己梳理提炼的过程。
《浮生六记》里面有一句话：事如春梦了无痕，谁与记浮生 。坛子里的朋友聊到有另一位大佬也提到过这句话。 然而，作为一位理工老司机，有时候也觉得这句话可能有点不太准确: 春梦过后是不是全然了无痕? 现在也无法考证了，反正思考过，留点文字也算是有点痕迹吧 。




有如下几点：

1. 这里的结构和采用FLASH ADC 来加速异步SAR 的那种结构很像。只是原来是在纯的电压域进行，用Flash ADC 一次性搞出几个bit 的MSB ；这里是先把电压转成时间， 然后把时间转成电压给到SAR 采样，而传统的用来加速的Flash换成了TDC ，同样可以干出好几个BIT 起到加速的作用。
2. 从电压转到时间，又从时间转到电压，这么来回折腾一回，主要希望得到的好处是：

•   支持低的电源电压。（高带宽的电压buffer 比较吃电压裕度）
• 有于减小输入寄生电容，可以支持更高的输入带宽。
  

整体上看，这样搞只需要校准多通道的gain/offset ，不需要弄复杂的skew 校准。 gain/offset 相对来说没有那么复杂。 由于这个结构输入带宽很宽，还有往更高速的扩展性，然而，这个结构适不适合量产就不知道了，能够想像到一些mismatch， 还有线性度的问题，不知道PVT 是否可靠。

tangyuxiang

强强强！！！

Twonej

恍惚以为是return to innocence大佬

关寸舟

精度不太够啊，时域转换的时候时间怎么控制呢，靠数字trim吗？感觉只能用在10bit以下的ADC里

kuxuanxinzai

关寸舟 发表于 2023-5-2 22:38
精度不太够啊，时域转换的时候时间怎么控制呢，靠数字trim吗？感觉只能用在10bit以下的ADC里 ...

这个就是用在精度要求不高，但是对速度要求高的地方。10bit 以上肯定做不了，别说10bit 了，8-9bit都比较困难。

在一些高速应用中，很多场景有6bit 有效位就够了

关寸舟

kuxuanxinzai 发表于 2023-5-3 08:05
这个就是用在精度要求不高，但是对速度要求高的地方。10bit 以上肯定做不了，别说10bit 了，8-9bit都比较 ...

6bit左右方法很多，time interleaved什么的，感觉也没必要非得用这种。

kuxuanxinzai

关寸舟 发表于 2023-5-3 15:33
6bit左右方法很多，time interleaved什么的，感觉也没必要非得用这种。

time interleaved 可以弄。
这偏文章的优势是面积功耗比较小，还有就是input 带宽可以做的比较宽。我也没有实际做出来验证过，不知道还由没有什么其他坑。


interleaving 要看怎么做，如果是真的interleaving ， 去处理skew 再高速上也比较麻烦。如果是第一级输入采用全速采样，不用处理skew， 全部压力又都在第一级上面。  

关寸舟

kuxuanxinzai 发表于 2023-5-3 21:35
time interleaved 可以弄。
这偏文章的优势是面积功耗比较小，还有就是input 带宽可以做的比较宽。我 ...

确实，我好像看过这种结构的interleaved的论文，不过这种高速低精度adc能用在哪里呢，目前能想到的只有serdes。

kuxuanxinzai

关寸舟 发表于 2023-5-4 10:22
确实，我好像看过这种结构的interleaved的论文，不过这种高速低精度adc能用在哪里呢，目前能想到的只有se ...

用处其实还挺多的！


高速serdes 是一个方向。还有在一些大带宽SDM 里面用来做 SDM ADC 的量化器也可以。
还有一些特殊的应用，比如来做辅助校准的ADC ，

Yu-Ming

VTC和TDC都是咋实现的啊，看远离确实明白，实际实现有点懵，这篇文章有讲么，大佬。或者有没有比较基础的适合初学TDC的小白看的文章，