电流输出DAC的自校准办法讨论

烧饼

目的：设计一款16bit的DAC，准备用常规的分段R-2R电流模结构（电流舵DAC的部分校准方法应该也可以用上，了解的朋友请务必参与讨论）
遇到的问题(目前只关注电阻失配引起的DNL INL问题)：
1、MSB（温度计码）部分肯定需要校准，目前看到的自校准方法主要为通过参考电流和支路电流的比较对支路电流进行校准，但16bit的精度要求很小的步长，通过MOS电流源source or sink的方法，这个步长会小到几十nA甚至个位数，可能常规工艺做不了，何解？
2、如果不采用上述通过code控制电流注入的校准方法，而采用在比较后，用运放负反馈（给到MOS电流源栅压等处）的话，运放的offset也会有影响，而且校准bit很多，面积估计会很大，得不偿失，有没有其他方法校准？
3、以上均为自校准方案，现有的DAC产品更多的是片上自校准还是片外（laser trimming ，ordering element match .etc）的？那种不同温度系数电阻共用的方案可行性如何（题外话，与失配无关）？16bit以上的R-2R DAC论文求推荐。感谢各位看见的大佬！

peterlin2010

A 16-b 32 MSPS CMOS VOLTAGE OUTPUT DAC  in 0.18 um WITH 80+ dB SIMULATED SFDR at 1 MHz OUTPUT FREQUENC
10063133 16-b 32M CMOS VOLTAGE OUTPUT DAC.pdf (4.58 MB, 下载次数: 29 )

2023-4-17 20:05 上传

点击文件名下载附件

2015


looking for

研究生(外文):	Hou-Tse Yu
論文名稱:	一個使用電容校正技術的混合式二十位元逐次漸進式類比數位轉換器之設計與實現
論文名稱(外文):	Design and Implementation of 20-bit Hybrid-SAR ADC Using Capacitor Calibration Technology

dcircuit

kadnskand

烧饼

peterlin2010 发表于 2023-4-17 20:08
A 16-b 32 MSPS CMOS VOLTAGE OUTPUT DAC  in 0.18 um WITH 80+ dB SIMULATED SFDR at 1 MHz OUTPUT FREQUE ...

非常感谢，我阅读一下