在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2139|回复: 5

[求助] Layout中衬底如何连接?

[复制链接]
发表于 2023-4-13 22:08:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用的工艺库是TSMC 90NM CMOS MIXED SIGNAL MS LOW POWER。我的老师跟我说连接衬底就是打个CONTACT到OD。这个CONTACT会报错。LVS里面识别出gnd和衬底了,但是衬底和地没有接到一起。
layouterror.jpg viaoption.jpg LVS.png
发表于 2023-4-14 08:15:56 | 显示全部楼层
yu到同样的问题
发表于 2023-4-14 09:19:13 | 显示全部楼层
选择任意一个器件Q一下,然后把Parameter-->bodytie_tupeL改成Detached就出现标准的衬底,这样就知道衬底打到什么层了,希望对你有帮助。
微信图片_20230414091104.jpg
发表于 2023-4-14 09:23:11 | 显示全部楼层
感觉你这个问题有点像两个GND没接到一起啊
发表于 2023-4-14 09:35:11 来自手机 | 显示全部楼层
你的衬底连接的OD上有加P+/N+ implant layer吗
发表于 2023-4-14 10:34:02 | 显示全部楼层
你的lvs结果呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:52 , Processed in 0.021542 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表