在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2487|回复: 4

another question

[复制链接]
发表于 2008-1-17 06:07:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
what's the meaning of "DRC"?
 楼主| 发表于 2008-1-17 06:08:12 | 显示全部楼层
i see. design rule check?
发表于 2008-1-28 03:33:20 | 显示全部楼层
yes, of course.
发表于 2008-1-30 14:36:28 | 显示全部楼层
before sending your gds to the foundry, you have to run DRC, and LVS,

DRC will ensure that your layout doesn't violate the minimum process rule, just like if the distance of two wires are too near, during the etching process, the machine will consider that these two wires are shorted together, then after fabout, it will be one wire.

LVS will ensure that the layout and schematic is identical


and more than that, we have to run postlayout simulation to some key blocks!
头像被屏蔽
发表于 2008-3-3 21:04:31 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 06:12 , Processed in 0.019241 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表