PT里为什么总体是找不到电源和地

摸摸肉肉

大佬们，大家好！想请大家帮忙看下我这个问题是怎么回事，由衷的感谢！
如题，抽取了信号线和电源地的耦合电容，反标电容的时候报了好多错误，全是因为VDD和VSS找不到，反标信号线和VDD/VSS的cc失败报的错。

怎么才能让工具PT识别到VDD和VSS？【问题1】
APR工具是ICC。写出来的ICC里write_verilog里把VDD和VSS写出来了，写出来的形式是supply0 VSS; supply1 VDD;这样声明的。

我现在设计是混合信号设计里用数字APR做控制器的block，chip top是Analog top，最终把版图merge到模拟的top里。
我现在看到PT的physical aware eco从lef，def读到的版图里也没有VDD和VSS的图形，但是把创建一个ICC的cel，把DEF读进去是可以看到VDD，VSS的。

此外，【问题2】在PT的layout窗口里也看到soft的placement blockage，我放了几个partial blockage，现在特定区域的cell密度。从lefdef的log里能看到DEF里的BLOCKAGES Section是读进去了，但是最后的summary里没有blockage。
我想写成create_placement_blockage的command, 通过set_eco_options读进去，但是发现pt的这个命令只有一种hard类型的blockage。

voiluce

1 . 抽RC的时候 VDD ， VSS 不需要抽RC ，
这样读没有PG的 netlist  + 没有PG的 db 就可以了 。

2. PT 认soft blockage ， 没啥用吧 ？