Verilog代码虽然简单，但也需要很多项目的积累

dodoee

没经验的工程师一个简单的AMBA 接口的指令 ram  decode就看不懂了，如果是有丰富经验的工程师看一眼就知道是怎么回事了，
因为以前见过，甚至自己实现过，或者是想一下如果自己去写要怎么实现，很容易就明白了。

Verilog RTL 设计虽然简单，就那么几条语句，assign ，always@(), 但是要看懂别人的代码，或是自己写代码，
没有好几年的经验还真干不了，更别说整合各个模块到系统让其work了，刚毕业的或者工作没几年的工程师可能连CPU怎么
运行的都搞不清楚，program memory ,data memory ,再加上总线仲裁，DMA ...... 很可能就淹没在浩瀚的代码中了，
如果是做ASIC 的，搞清楚协议是一个阶段，这就要花很多时间，用verilog 代码实现协议又是另一个更高的阶段了。

So, 有经验的SOC/IC工程师还是很值钱的。

PayPal

能具体讲讲吗老板？