在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1537|回复: 2

[求助] DAC电容阵列中分段式电容

[复制链接]
发表于 2023-3-14 12:07:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我看到很多论文中提到使用分段式DAC电容阵列能够有效降低面积,但是考虑采样噪声的话,总的电容值应该不变才对,这是否互相矛盾?
发表于 2023-3-15 09:21:29 | 显示全部楼层
在很多ADC中 采样电路的KT/C噪声并不是dominate的
 楼主| 发表于 2023-3-15 18:32:11 | 显示全部楼层
我现在要做的是16bit sar,KT/C噪声应该尽量减小吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 13:28 , Processed in 0.013918 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表