PLL参考杂散/测spur

hglsy

   

户下之羽 发表于 2025-10-12 16:21
不好意思麻烦问一下，我自己的模块后仿发现带ESD的PAD驱动能力不够，无法拖动模块内96M信号正常输出(当时考 ...

经过环路分频器分频的信号（就叫反馈信号Fdiv吧）能够比较正常的输出的话，是不是可以等PLL系统稳定下来后，计算Fdiv的相噪，因为VCO输出信号（Fout）进过输出分频器（比如÷M）的信号的相噪跟VCO直接输出相噪相比，会优化20logM。仅供参考，可以试试

户下之羽

   

hglsy 发表于 2025-10-14 11:39
经过环路分频器分频的信号（就叫反馈信号Fdiv吧）能够比较正常的输出的话，是不是可以等PLL系统稳定下来 ...

嗯嗯，相噪可以大致推一下，那小数杂散请问有没有什么好的方式通过fdiv反推呢