连续时间Sigma Delta调制器中NRZ DAC如何建模？

芯追求 · 发表于 2023-3-12 17:36:02

登录/注册后可看大图

请教，如图，CIFF二阶1位量化，输入信号幅度为0.6，那么按图中NRZ DAC为0.6增益是否合理。对DAC建模不明白，请大佬赐教！

LWang050327 · 发表于 2025-6-6 01:31:46

uu我最近也在学这方面的内容建模，可以分享一下您现在的观点吗？
量化器反馈回来的幅度要与输入信号相匹配吗？
and another question
为什么积分器（1/s）后面都乘了一个K，这个K是信号频率吧，我很不理解为什么simulink里直接积分无法得到想要的结果

[求助] 连续时间Sigma Delta调制器中NRZ DAC如何建模？