LVDS设计 cadence

muchunlin · 发表于 2023-3-8 17:03:44

您需要登录才可以下载或查看，没有账号？注册

x

自己简单的设计了驱动器过后，它的输出波形会有很大的尖峰，能请教一下是什么原因造成的吗，这是电路图和波形图

LoktikVJ · 发表于 2023-3-8 18:13:55

current through parasitic NMOS/PMOS caps or NMOS/PMOS switches.
you have wrong CMFB circuit.

muchunlin · 发表于 2023-3-8 19:30:26

LoktikVJ 发表于 2023-3-8 18:13
current through parasitic NMOS/PMOS caps or NMOS/PMOS switches.
you have wrong CMFB circuit.

改善CMFB会不会有改善呢，寄生电容的问题需要怎么改善么

john_123 · 发表于 2023-4-5 16:16:11

Thanks

[求助] LVDS设计 cadence