设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 带隙基准的产生问题
返回列表 发新帖
查看: 2221|回复: 1

[求助] 带隙基准的产生问题

[复制链接]
发表于 2023-3-4 15:29:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×

                               
登录/注册后可看大图


既然要确保Vo1 和Vo2相等 为啥还要搞个运放负反馈 不直接把他们直接接在一起
回复

使用道具 举报

发表于 2023-3-6 09:27:37 | 显示全部楼层
本帖最后由 Huangshu 于 2023-3-6 09:39 编辑

这是个好问题，不知道你是否看过sansen的书上有个IC-VBE的图，Q1和Q2的曲线有两个交点，一个是0，一个是dVbe/R。当两个点直接连在一起，没有使用负反馈调节的话，IC只能是固定的，这个时候Q1和Q2的电流会自行分配，那么怎么保证Q1和Q2的电流相同或者按我们的想法成固定比例呢

                               
登录/注册后可看大图
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 01:56 , Processed in 0.022304 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表