在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1752|回复: 1

[求助] 这种类型的slicer +DFE, 线性度如何控制

[复制链接]
发表于 2023-3-2 07:43:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x



大家好,
在ISSCC2022年 28.1的文章看到这个结构的slicer +DFE,  作者说可以提高DFE的timing, 我看了一下,

1, 首先 DFE的timing还是 tCK2Q + Tmux + T settling < 1 UI,
2,这个结构看起来  tCK2Q以及 tMUX应该都还是和以前的结构一致,只是 Tsettling 可能会小一点,
不过这样看来, DFE第一个tap的线性度会变差, 请问大家有其他理解吗?
这种结构比传统的 TStrongArm + Tmux + Tsummer 好用吗?谢谢。



                               
登录/注册后可看大图

发表于 2023-3-22 17:21:35 | 显示全部楼层
summer上输出节点是rc建立时间,比较长,做在比较器里,tap1就直接是电流对寄生节点充放电,速度快
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:46 , Processed in 0.016037 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表