这种类型的slicer +DFE， 线性度如何控制

ipmsn5

大家好，
在ISSCC2022年 28.1的文章看到这个结构的slicer +DFE,  作者说可以提高DFE的timing， 我看了一下，

1， 首先 DFE的timing还是 tCK2Q + Tmux + T settling < 1 UI,
2，这个结构看起来  tCK2Q以及 tMUX应该都还是和以前的结构一致，只是 Tsettling 可能会小一点，
不过这样看来， DFE第一个tap的线性度会变差， 请问大家有其他理解吗？
这种结构比传统的 TStrongArm + Tmux + Tsummer 好用吗？谢谢。

                               
登录/注册后可看大图

z374659748

summer上输出节点是rc建立时间，比较长，做在比较器里，tap1就直接是电流对寄生节点充放电，速度快