带隙基准ppm

沈小耶 · 发表于 2023-3-1 17:24:54

您需要登录才可以下载或查看，没有账号？注册

x

求问大神们，我仿真一个带隙基准电路，里面的运放单独拿出来仿真增益可以有80多dB，裕度也有80，PSRR有75，然后把运放加到带隙基准的电路里面之后，运放的裕度就变成40多了，PSRR也直接变成下行的了，这个是因为什么原因呢

Quinlan · 发表于 2023-3-1 17:28:13

因为你仿真的时候运放是开环的，带入带隙以后运放就变成了闭环，主极点的位置也相应的发生变化，低频增益也会相应变化。

沈小耶 · 发表于 2023-3-1 17:52:26

Quinlan 发表于 2023-3-1 17:28
因为你仿真的时候运放是开环的，带入带隙以后运放就变成了闭环，主极点的位置也相应的发生变化，低频增益也 ...

我运放仿真的时候也是闭环的

fdanalog · 发表于 2023-3-1 20:43:25

不清楚你的BG是什么结构的，如果是传统电压结构的运放接入后相当于多了一级，稳定性会有变化。PSRR变差可能是从电源到输出有除了运放环路之外的另外更差通路。先查一下运放接入后的DC对不对把

沈小耶 · 发表于 2023-3-2 10:55:55

fdanalog 发表于 2023-3-1 20:43
不清楚你的BG是什么结构的，如果是传统电压结构的运放接入后相当于多了一级，稳定性会有变化。PSRR变差可能 ...

登录/注册后可看大图

这个是我带隙的结构就是最基础的结构

沈小耶 · 发表于 2023-3-2 10:57:14

fdanalog 发表于 2023-3-1 20:43
不清楚你的BG是什么结构的，如果是传统电压结构的运放接入后相当于多了一级，稳定性会有变化。PSRR变差可能 ...

登录/注册后可看大图

我的带隙基准是这个结构的，应该就是书上最基础的结构的

[求助] 带隙基准ppm