在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2990|回复: 6

[求助] 求助AMS仿真unresolved问题

[复制链接]
发表于 2023-2-28 16:37:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用AMS仿真一个数模混合电路。目前数字电路全部用行为级模型仿真。在数字模块A中使用generate语句例化了20个B模块,同时直接例化了2个B模块。这个模块A在modelsim中仿真通过,但virtuoso仿真报错:
ncelab: *F, OSDINF(被generate例化的模块B of design unit 模块B is a leaf instance and is unresolved in cellview:模块A:functional)。
查看hierarchy editor,发现A下面只有直接例化的两个模块B,看不到generate的20个。遂把模块B mark as external HDL,仿真通过。

但关闭virtuoso重新打开后再次报错,需要把B模块的mark as external HDL去掉再重新加上,方能继续仿真。每次都要重新设置。

在此我有两个疑问:
1.被generate例化的模块在hierarchy editor中看不到,是否正常?应该如何设置?
2.每次打开virtuoso软件需要重新设置mark as external HDL,这一现象如何理解?

有无前辈遇到过相同的问题?请问如何解决?谢谢!
发表于 2023-2-28 17:35:08 | 显示全部楼层
config设置里有个Library List,添加一下你数字模块所在库,试试看
 楼主| 发表于 2023-2-28 17:56:11 | 显示全部楼层


yjj_123 发表于 2023-2-28 17:35
config设置里有个Library List,添加一下你数字模块所在库,试试看


感谢回复。这条在一开始就做了,我想可能是generate语句的问题?
 楼主| 发表于 2023-3-3 12:15:53 | 显示全部楼层
自顶!
发表于 2023-6-13 16:28:55 | 显示全部楼层
有解决吗  最近也遇到了这个问题
发表于 2024-1-5 16:00:53 | 显示全部楼层
使用了generate的模块:set instance view - Mark as External HDL Text(AMS UNL only),然后在simulator里面有个option-AMS_Simulator-Include Option Setting-Include Options -options files里面添加一个包含该模块.V文件的绝对路径的文件
发表于 2024-6-6 15:21:20 | 显示全部楼层
1. 將數字模塊 A (有generate的verilog file)在hierarchy editor --> set cell view --> mark as External HDL text
2. 在ADE的Simulation設定內 --> Options --> AMS simulator --> Main --> Include option settings --> Include Options --> Files on xrun command line 中填入A的.v的文件位置(記得verilog檔名要與main module名字一樣)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 10:15 , Processed in 0.017621 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表