深圳 验证leader

刘电电

1、精通VHDL、Verilog HDL中至少一种语言；熟悉C/C++、System Verilog中至少一种语言；
2、熟悉数字电路设计方法及流程，具有时序优化、低功耗设计等经验；
3、熟悉Linux/Unix操作，精通至少一种脚本语言（如Python/Perl/Shell等），熟练使用VCS、Incisive、Verdi中至少一种EDA工具；
4、熟悉POWER/ARM/MIPS/DSP/X86/ALPHA等指令集及其微架构者优先；
5、熟悉流水线/ALU/浮点计算/指令处理/Load/Store/互联总线/PCIe/DDR等设计者优先；







电话：18033427317（微信）