在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2128|回复: 4

[求助] 请教前辈共模反馈相关问题

[复制链接]
发表于 2023-2-19 20:29:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
想请教一下前辈,如图所示,为什么Im3、Im4增加,vout1和vout2,会下降?非常感谢


                               
登录/注册后可看大图

发表于 2023-2-19 21:33:52 | 显示全部楼层
假定上面几个管子的输出阻抗不变,电流增大,它们的分压就会上升,所以VOUT就会下降
回复 支持 反对

使用道具 举报

发表于 2023-2-19 21:34:32 | 显示全部楼层
栅端VE增大,漏端减小;或者说NMOS电流增大,PMOS电流若想也增大,就必须使漏端降低。
回复 支持 反对

使用道具 举报

发表于 2023-2-19 21:37:19 | 显示全部楼层
下面和上面四个管分别都是cascode电流源,M3M4栅压上升,若Vout不变,那么电流理应变大,然而上面的PMOS电流源的电流却没有变化,显然同一条支路电流值是固定的,那么Vout显然就得变化,这个变化需要压制下面的电流,提高上面的电流,从而让二者相等,根据沟道长度调制效应,vout就理应下降,让M3M4的vds下降,让上面的vds上升
回复 支持 反对

使用道具 举报

发表于 2023-2-19 21:42:05 | 显示全部楼层
Im3,Im4增大,此时上面管子的电流小于下面管子的电流,为使得上下管的电流相等,M3和M4管的VDS减小,M3和M4管会进入线性区,减小下面管子的电流从而使得上下管电流匹配。VDS3,4减小,也就是M3,4上面两个管子的源极电压减小,这两个管子的电流不变,栅极电压固定,相当于VGS增大,也需要减小VDS来减小电流。总的来说,4个管子的VDS都要减小,进入线性区,所以vout1和vout2下降
回复 支持 1 反对 0

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 21:58 , Processed in 0.029054 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表