插scan链时对模拟模块如何处理

duanwuqqqqqq · 发表于 2023-2-12 16:13:42

您需要登录才可以下载或查看，没有账号？注册

x

请问大家，在插scan链时对一些模拟模块比如DDR/PCIE PHY如何处理？

是不做任何处理，直接当成black box来插scan链还是说会对PHY进行一个隔离，防止对数字scan链产生影响？
希望大家能分享一下自己工作中的经验，谢谢！

zsftm · 发表于 2023-2-12 23:14:02

如果是纯模拟，会在rtl对它的输入做钳位，输出做旁路，目标是尽量让它不影响scan测试（进一步地尽量让它不增加scan测试的功耗）。如果是大厂的phy，如snps的phy，因为硬核里也会有数字部分，可能还会给scan用的模型，在插scan链时可以让工具串起来。

duanwuqqqqqq · 发表于 2023-2-13 08:23:35

zsftm 发表于 2023-2-12 23:14
如果是纯模拟，会在rtl对它的输入做钳位，输出做旁路，目标是尽量让它不影响scan测试（进一步地尽量让它不 ...

谢谢回答！

voiluce · 发表于 2023-2-13 18:29:33

直接当成black box来插scan链还是说会对PHY进行一个隔离
---
phy 里面有scan chain的话，建议是和顶层一块跑scan。
还可以单独给它一个mode，用来debug它的 scan chain 是否有问题。

duanwuqqqqqq · 发表于 2023-2-15 09:47:13

voiluce 发表于 2023-2-13 18:29
直接当成black box来插scan链还是说会对PHY进行一个隔离
---
phy 里面有scan chain的话，建议是和顶层一块 ...

谢谢！

[求助] 插scan链时对模拟模块如何处理