衬底电位浮空

家里蹲研究生 · 发表于 2023-2-10 09:00:10

您需要登录才可以下载或查看，没有账号？注册

x

这两个普通 NMOS（P-SUB) 的衬底和源极接一起，电位浮空，这样问题大不大？
微信图片_20230210085330.jpg

youngyq · 发表于 2023-2-10 09:11:11

本帖最后由 youngyq 于 2023-2-10 09:13 编辑

这个问题我遇到过，衬底悬空之后，画版图的时候报和原理图不一致的错误。得到的经验是：衬底悬空后，版图会默认将衬底接地
应该是不要悬空的，要么VDD、要么GND。

andyfan · 发表于 2023-2-10 09:25:40

P-SUB 本身就全芯片都连通的，最终一定会被某一点接地。你想的和物理上不一致的。除非采用DNW层，才能真正做到浮空。

研究生笑笑 · 发表于 2023-2-10 09:26:04

LVS过不了，除非使用DNW管子再画一个衬底出来

powerboy711 · 发表于 2023-2-10 10:03:24

没有问题，上面的PMOS和下面的NMOS都是保护G的二极管

andy2000a · 发表于 2023-2-10 10:11:11

本帖最后由 andy2000a 于 2023-2-10 10:13 编辑

不对吧, 看symbole svt 这应该standard Vt mos , 也不是 iso nmos , 如果不是ISO device 的 nmos sub 端都要接到 P-sub 去才可. 至于 esddiode 那两个nmos 如图两个 diode 反接到底有何用??

1. 非isonmos sub 不能如此接

2. 两个 nmos diode 反接到底有何用 => 背对背的NMOS一般是用来完全断开两个信号的，可以理解为跟机械继电器类似的功能

另外衬底电位浮空LVS 不可能会过

敬山一休 · 发表于 2023-2-10 10:29:29

跟人觉得如果你是深N阱nmos是没问题的

Shuralee · 发表于 2023-2-10 14:26:42

独立电位要用带DNW的管子

[讨论] 衬底电位浮空