设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 版图lvs问题
返回列表 发新帖
查看: 1325|回复: 3

[求助] 版图lvs问题

[复制链接]
liangzhixin
发表于 2023-1-26 15:52:26 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
如何解决
OM{XDS)V7(I4E_@DXNX1TGH.png
UFD3E{9{X2IYS`PY5`}(6[5.png
回复

举报

amodaman
发表于 2023-1-26 16:07:11 | 显示全部楼层
是不是N阱没接高电源，所以浮空形成了一个寄生的二极管？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fengrlove
发表于 2023-1-26 16:17:50 | 显示全部楼层
寄生的diode
回复 支持 反对

举报

johs01
发表于 2023-1-27 05:29:40 | 显示全部楼层
You should check if there is an option to ignore the parasitic diode in LVS rule file.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 05:59 , Processed in 0.016777 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表