请教各路大佬关于power switch选择的问题

十一丶

想请教各路大佬，能否从一下几个方面稍微具体分析power switch的选择：1、driver   2、en（sleep）的单双链  3、VT（lvt，rvt，hvt）   4、gate length（如40nm 50nm 60nm....） 5、nw是否独立（或者说是否自带tap）

voiluce

1. driver无所谓
2. en，单链双链看设计需求。
3. hvt
4. channel 越大越好。
5. nw 能独立最好，省一丢丢电，实在不行，那只能用aon的 nw了，具体看库，看设计。

十一丶

voiluce 发表于 2023-1-16 22:42
1. driver无所谓
2. en，单链双链看设计需求。
3. hvt

非常感谢

十一丶

voiluce 发表于 2023-1-16 22:42
1. driver无所谓
2. en，单链双链看设计需求。
3. hvt

你好，突然想请教一下关于gate length越长越好的具体原因，大佬能解释一下吗

voiluce

关于gate length越长越好的具体原因
===
gate lenght 越长，delay 越大，上电过程变长了之后，电流增加会更加平滑 ~~~

十一丶

voiluce 发表于 2023-2-2 12:38
关于gate length越长越好的具体原因
===
gate lenght 越长，delay 越大，上电过程变长了之后，电流增加会更 ...

感谢，还有没有考虑导短沟道效应，gate length越长，关的更严的这种可能呢。

voiluce

考虑导短沟道效应
===
这个一般是模拟那边考虑的，数字不怎么care 这个。

voiluce

当然，channel 大一点，漏电小一点，但是小不了多少的，相对其他的漏电，不在一个量级。

xingyun666666

voiluce 发表于 2023-1-16 22:42
1. driver无所谓
2. en，单链双链看设计需求。
3. hvt

想请教下，
1. driver无所谓，这个用多大的驱动，不用考虑SW  cell要隔多远，考虑tran问题吗？
2. en，单链双链看设计需求。这个我该怎么确定?设计需求？不太懂哦

voiluce

1 . 考虑tran问题吗？
===
不考虑。

2. 单链双链看设计需求 。这个需要结合库，designer 一起看，没有固定答案。