在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1418|回复: 1

[求助] LVS FILTER C OPEN设置的LVS问题

[复制链接]
发表于 2023-1-12 14:55:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
当我用自制的电容搭建电路和Layout时,想通过LVS,但是momcap不在LVS command file中,因此要屏蔽,我选择了LVS FILTER mom_ckt OPEN,但是存在BUG,我Layout中真的存在开路时候,LVS也能通过,怎么设置能避免这种危险?

                               
登录/注册后可看大图




                               
登录/注册后可看大图


发表于 2023-1-13 14:43:51 | 显示全部楼层
lvs_filter_device
Syntax
lvs_filter_device typeName [(subtypeName)]
[-prop prop_name { constraint [-missing] | -missing }]
[[-short [ pinName1 pinName2 ... ]]
[[ -short pinName1_1 pinName2_1 ...]] ... | -open]
[-source | -layout | -source_layout]

我用PVS,通过上面这个option选择元件类型、名字、大小、net名字等过滤掉相应的元件,你如果用calibre应该也有类似的选项。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 05:59 , Processed in 0.027349 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表