在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1509|回复: 6

[求助] atpg 仿真问题

[复制链接]
发表于 2023-1-11 17:27:15 | 显示全部楼层 |阅读模式
100资产



求大佬指导一下atpg tmax使用该脚本产生TB文件


171011xrroyv55e9frg4dj.png


仿真也加了 相应的选项
170952kbucwczj8zbjvuil.png

但是仿真时候并没有报具体出错的cell 。同样的配置另外一个模块就可以报出具体出错的cell

想问问大神还需要什么设置

 楼主| 发表于 2023-1-12 14:01:16 | 显示全部楼层
坐等大佬
发表于 2023-1-16 11:51:42 | 显示全部楼层
write_patterns的时候把-first 100 -last 200 两个options去掉试试。
 楼主| 发表于 2023-1-16 14:44:38 | 显示全部楼层


greatao 发表于 2023-1-16 11:51
write_patterns的时候把-first 100 -last 200 两个options去掉试试。


跟这个没关系 去不去都试了
发表于 2023-1-16 15:08:40 | 显示全部楼层
psd:parallel stobe data file,是paralle仿真出现mismatch的时候才会报告具体cell,你vcs仿真的时候指定的TB是否是psd的TB?而且你怎么指定了+tmax_serial =10?
发表于 2023-1-18 15:01:50 | 显示全部楼层
你这是serial仿真啊,怎么会报具体cell。zero_delay sim要加seq cell delay。psd parallel sim可以报cell的错,需要把那些serial option去掉
发表于 2023-2-1 09:30:15 | 显示全部楼层
use stil2verilog to convert still pattern to verilog pattern
run simulation with verilog pattern
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:11 , Processed in 0.020824 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表