在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1405|回复: 2

[求助] 萌新除法器优化设计求助

[复制链接]
发表于 2022-12-23 10:23:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大佬们好,小白在学习除法器设计,目前工程框架是一个8转64输入模块,一个64位除法器,一个64转8输出模块,目前是输入一个数据算一个,大佬们如果优化除法器速度该怎么优化呢?除法器是参考网上资料,目前暂时不能对除法器内部ALU重新优化设计。   请问是对输入模块改为FIFO能起到优化效果吗,还是怎么做呢?小白不懂,大佬能不能指点一下思路。
 楼主| 发表于 2022-12-23 10:37:48 | 显示全部楼层
不要沉啊
发表于 2022-12-23 11:59:59 | 显示全部楼层
最简单的方法,一个除法器不够用,就多复用几个不就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 17:28 , Processed in 0.016867 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表