这是资料区某位前辈留下了的，可以略微参考参考
首先,PLL电路中最大面积的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下边,同时,我会先计算MOS-C的size与要画的面积为何。而整个PLL会以LPF的最大X轴作为边界,然后往上画PLL其他block 。接下来,则是Charge Pump Circuit,会放在LPF的上边同时紧靠在最左边的位置,这个电路并不大,同时也是analog block,所以,画完后要作ring围在外圈,并且,这个电路通常会设计成differential circuit,所以要特别注意matching ,并且留意wire的连接。
再来则是Phase-Frequency dector(PFD)和pre-divider,这个电路是数位电路,不过,因为PFD中有些电路是要消除dead-zone现象的,故而有些元件的path要特别留意matching,而这点,要看设计者是用那一种PFD电路,若没有特别交待,那layout人员是不会特别留心的
再来则是Voltage Control Oscillator(VCO),这是整个PLL电路中最难画的地方,同时也是最需要特别留意且小心的电路,一般设计者均会用differential circuit,所以,元件的对称要非常小心,同时,它是ring的形式,故而stage1到stage2的摆放位置与拉线要特别留意,同时要注意跨线与VDD和GND的跑线,因为一个不小心就会让VCO的jitter变大,同时也会造成phase-to-phase的误差变大,所以,VCO电路是最难画也需最小心的电路,建议在画这块电路时,一定要请设计者说明他想要layout怎么摆放各个元件及拉线,通常,我会将这块电路放在LPF的上方且紧靠在最右边的地方,再者,因为这块电路不算小,所以,VCO的layout的高度大概是PFD +CP的layout高度
最后一块电路则是post-divider,我通常是放在PLL的最上方,它是数位电路,没什么需要特别留意的地方,不过,有时候我们会把pre-divider和post-divider都放在同一块
最后,PLL的信号连线顺序是由pre-divider进去,然后接到PFD,再到CP,再到LPF,再到VCO,
最后到post-divider,所以,我的layout摆放位置也是依照此一顺序来走而不会有各个子电路交错的问题,所以,这些都是原设计者要交待layout人员的地方。
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2022-12-21 16:35:14
发表于 2022-12-21 16:55:52
楼主